# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-260955

(43)Date of publication of application: 16.09.1992

(51)Int.CI.

G06F 13/28

G06F 13/28

(21)Application number: 03-152681

\_\_\_\_\_

(20)

2681 (71)Applicant : NEC CORP

(22)Date of filing:

25.06.1991 (7

(72)Inventor: MIURA KATSUMI

MICKA KATSUM

MIHIRA HIROKO

(30)Priority

Priority number: 02165915

Priority date: 25.06.1990

Priority country: JP

02237416


07.09.1990

JP

#### (54) MICROCOMPUTER

## (57)Abstract:

PURPOSE: To shorten a period from the end of a transfer execution state up to its start and to attain rapid operation by providing a DMA controller with two storage means for storing current DMA transfer information and succeeding DMA transfer information. CONSTITUTION: A microcomputer 100 is constituted of a CPU 10, the DMA controller 20 to be a peripheral unit. an interruption controller 30, a serial data receiving unit 40, and the other peripheral unit 50. The DMA controller 20 includes a current register block 202 for storing information necessary for current DMA transfer, a next register block 203 for storing information necessary for DMA transfer to be executed next and a save register block 204 for storing the transfer frequency information of the block 202 and control/state information. Consequently the switching of DMA transfer can rapidly be executed and a transfer inhibiting period can be shortened.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平4-260955

(43)公開日 平成4年(1992)9月16日

(51) Int.Cl.<sup>5</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 13/28

310 H 7052-5B

L 7052-5B

P 7052-5B

330

7052-5B

審査請求 未請求 請求項の数7(全 10 頁)

(21)出願番号

特願平3-152681

(22)出願日

平成3年(1991)6月25日

(31) 優先権主張番号 特願平2-165915

(32)優先日

平2 (1990) 6 月25日

(33)優先権主張国

日本(JP)

(31)優先権主張番号 特願平2-237416

(32)優先日

平2(1990)9月7日

(33)優先権主張国

日本(JP)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 三浦 勝巳

東京都港区芝五丁目7番1号日本電気株式

会社内

(72) 発明者 三平 裕子

東京都港区芝5丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 内原 晋

## (54) 【発明の名称】 マイクロコンピユータ

## (57)【要約】

【構成】マイクロコンピュータに内蔵されたDMAコン トローラ20はカレントレジスタプロック202にスト アのDMA転送に必要な情報を用いて周辺ユニット40 およびメモリ120間のデータ転送を実行する。DMA コントローラ20には次に起動すべきDMA転送に必要 な情報がストアされたネクストレジスタプロック203 がさらに設けられている。カレントレジスタプロック2 02のストア情報を用いたDMA転送が終了すると、ネ クストレジスタブロック203のストア情報によるDM A転送が起動される。

【効果】したがって、DMAコントローラ20はCPU 10による情報の再設定を持つことなく、その後のデー 夕転送要求にもとづくDMA転送を実行できる。



1

#### 【特許請求の範囲】

【請求項1】 CPUと周辺ユニットからのデータ転送 要求に応答して前記周辺ユニットおよびメモリ間のデー 夕転送を実行するDMAコントローラとを備え、前記D MAコントローラは、現在のDMA転送を実行するに必 要な第1の情報をストアする第1の記憶手段と、前記現 在のDMA転送の終了後に起動すべき次のDMA転送に 必要な第2の情報をストアする第2の配憶手段と、前配 第1の情報を用いて前記データ転送要求に応答してデー 夕転送を実行する実行手段と、前記第1の情報を用いた DMA転送の終了状態に応答して前配実行手段に前配第 2の情報を用いてデータ転送を実行できるようにすると ともに前記CPUに対し割込み要求を発行する手段とを 有し、前記実行手段はその後の前記データ転送要求に応 答して前配第2の情報を用いてデータ転送を実行するこ とを特徴とするマイクロコンピュータ。

【請求項2】 前配CPUは前配割込み要求に応答して 前記次のDMA転送の終了後に起動すべきさらに次のD MA転送に必要な第3の情報を前記DMAコントローラ 実行手段は前配第2の情報を用いたDMA転送が終了す ると前配第3の情報を用いてその後の前配データ転送要 求に応答したデータ転送を実行することを特徴とする詩 求項1記載のマイクロコンピュータ。

【請求項3】 前記CPUは実行すべき命令のアドレス を指定するプログラムカウンタと命令実行状態をストア するプログラムステータスワードとをさらに有し、前記 CPUの前配手段は、前配第3の情報の前配DMAコン トローラへの設定を前記プログラムカウンタおよび前記 プログラムステータスワードの内容を退避することなく そのままの状態に保持したまま行うことを特徴とする請 求項2記載のマイクロコンピュータ。

【請求項4】 CPUとデータ転送要求に応答して周辺 ユニットおよびメモリ間のデータ転送を実行するDMA コントローラとを備え、前記DMAコントローラは前記 データ転送を行う実行手段と、前記実行手段が前記デー 夕転送を行うに必要な情報をストアする第1の記憶手段 と、次に起動すべきDMA転送に必要な情報をストアす る第2の記憶手段と、前記第1の記憶手段にストアされ ている情報を用いたDMA転送の終了状態に応答して前 40 配第2の配億手段のストア情報を前配第1の配億手段に コピーし前記実行手段にコピーされた情報を用いたDM A転送を実行できる状態にする手段とを有することを特 徴とするマイクロコンピュータ。

【請求項5】 前記CPUは、前記第2の記憶手段のス トア情報が前記第1の記憶手段にコピーされると、さら に次に起動すべきDMA転送に必要な情報を第2の配憶 手段にストアする手段を有することを特徴とする請求項 4記載のマイクロコンピュータ。

Aと記す)転送要求信号を発行し、かつ処理完了時にD MA転送終了指示信号を発行し、かつ前配処理完了時ま たは状態退避指示信号の検出時に内部状態を退避し記憶 する状態退避記憶手段を含む周辺回路と、少なくともD MA転送継続指示情報を含むDMA制御情報記憶部とD MA転送回数記憶部とを含む第1, 第2, 第3の3種の DMA制御記憶手段と、前記DMA転送要求信号を検知 すると前配周辺回路とメモリとの間でDMA転送を行う とともに前記第2のDMA制御記憶手段内のDMA転送 回数記憶部の値を更新し、前記更新の結果所定の値にな るかまたは前配DMA転送終了指示信号を検知するかの いずれかが発生しかつ前記第2のDMA制御記憶手段内 のDMA転送維続指示情報が有効であれば前記第2のD MA制御記憶手段の内容を前記第3のDMA制御記憶手 段に、続いて前配第1のDMA制御配億手段の内容を第 2のDMA制御記憶手段に転送するとともに前記状態退 避指示信号を発行する制御手段とを有するDMA転送手 段とを有することを特徴とするマイクロコンピュータ。

【請求項7】 前記中央処理手段がデータ処理を行うた に設定する手段を有し、前記DMAコントローラの前記 20 めの第1のパスと、前記DMA転送手段がDMA転送を 行なうための第2のパスとをさらに有することを特徴と する請求項6配載のマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はマイクロコンピュータに 関し、特にダイレクトメモリアクセス(DMA)コント ローラを内蔵したマイクロコンピュータに関する。

[0002]

【従来の技術】高機能化、高速化の要求の伴ない近年の マイクロコンピュータは割込みコントローラ、タイマ、 カウンタ、シリアルデータ通信装置等の様々な周辺ユニ ットを内蔵している。このような周辺ユニットとメモリ との間でデータ転送が必要となるが、かかるデータ転送 を中央処理装置 (CPU) によりソフトウェア (プログ ラム)の介在で実行するとデータ処理効率が低下する。 そこで、周辺ユニットとメモリとの間のデータ転送をC PUの代わりにDMAコントローラで実行させることが 一般的である。

【0003】DMAコントローラは、アクセスすべきメ モリのアドレス情報をストアするアドレスレジスタ、転 送すべきデータ数をストアするターミナルカウンタレジ スタ、およびデータ転送方向やメモリアドレスの更新方 向等の制御データをストアする制御レジスタを有し、こ れらレジスタにはCPUにより必要な情報が初期設定さ れる。周辺ユニットがDMAコントローラに対しデータ 転送を要求すると、DMAコントローラはCPUからパ スの使用権を得て周辺ユニットとメモリとの間でデータ 転送を実行する。データ転送が終了するとDMAコント ローラはパス使用権をCPUに渡し次のデータ転送要求 【請求項6】 ダイレクトメモリアクセス(以下、DM 50 の特ち状態となる。かくして転送されたデータ数がター

ミナルカウンタレジスタに設定されたデータ数に達すると、DMAコントローラはCPUに対し割込み要求を発行する。同要求にもとづきCPUは割込み処理ルーチンを実行し、上記レジスタに対し必要な情報を再設定し、次のデータ転送を許可状態とする。

[0004]

【発明が解決しようとする課題】DMAコントローラ は、CPUに対して割込み要求を発行した時点から次の データ転送に必要な情報が再設定される時点までの期間 はデータ転送禁止状態となるが、この禁止期間に周辺ユ 10 ニットがデータ転送要求を発行する場合がある。かかる 要求は受け付けられず保留される。データ転送禁止期間 の長さはDMAコントローラからの割込み要求の優先順 位や同コントローラがサポートする転送チャンネル数に 依存しているが、データ転送禁止期間が長いとデータ転 送要求が保留されている周辺回路がその保留期間に再度 データ転送要求を発行する状態となり得る。例えばシリ アルデータ受信装置では、所定ピット数のデータを受信 する毎にデータ転送要求を発行するが、前のデータがメ モリに転送されないうちに次のデータの受信が完了する と前のデータは破壊されてしまい受信オーパーランエラ ーが発生する。他の例としてシリアルデータ受信装置で は、次に送信すべきデータが転送されずに送信アンダー ランエラーが発生する。受信オーバーランエラーや送信 アンダーランエラーはシリアル回線が高速になるぼど発 生しやすくなる。受信/送信データバッファの段数を増 加しても、その段数以上にデータ転送が保留されるとや はりエラーが生じるし、高速なシリアル回線に見合うよ うに十分にパッファ段数を増加するとハードウェアの増 大をもたらす。

【0005】したがって、本発明の目的は、現在のデータ転送実行状態の終了から次のデータ転送実行状態の開始までの期間を実質的になくしたDMAコントローラを有するマイクロコンピュータを提供することにある。

【0006】本発明の他の目的は、周辺ユニットからのデータ転送要求の保留によるエラーの発生を防止することができるDMAコントローラを内蔵したマイクロコンピュータを提供することにある。

【0007】本発明のさらに他の目的は、高速シリアル 回線のためのシリアルデータ通信装置をサポートできる 40 DMAコントローラを内蔵したマイクロコンピュータを 提供することにある。

[8000]

【課題を解決するための手段】本発明によるマイクロコンピュータは、CPUと周辺ユニットからのデータ転送要求にもとづき同ユニットとメモリとの間のデータ転送を実行するDMAコントローラとを備え、DMAコントローラは、現在のDMA転送を実行するに必要な第1の情報をストアする第1の記憶手段と、上記現在のDMA転送の終了後に起動すべき次のDMA転送に必要な第2

の情報をストアする第2の記憶手段と、上記第1の情報を用いて上記データ転送要求にもとづきデータ転送を実行する実行手段と、転送されたデータ数が上記第1の情報を用いて転送すべきデータ数に達したときに上記実行手段に上記第2の情報を用いてデータ転送を実行できるようにするとともにCPUに対し割込み要求を発行する手段とを有しており、上記実行手段は周辺ユニットからのその後のデータ転送要求にもとづき上記第2の情報を用いてデータ転送を実行することを特徴としている。

【0009】かかる構成により、転送したデータが判定 数に達して現在のDMA転送が終了すると、実行手段は 第2の情報によるDMA転送の実行可能状態となる。し たがって、CPUによるDMA転送に必要な情報の再設 定を待つことなく、周辺ユニットからひき続き発行され るデータ転送要求に応答して周辺ユニットとメモリとの 間のデータ転送を実行することができる。

【0010】一方、CPUは現在のDMA転送の終了により発生される割込み要求にもとづきプログラム実行を中断し、上記次のDMA転送の終了後に起動すべきその次のDMA転送に必要な第3の情報をDMAコントローラに供給する。この第3の情報は、上記第2の情報が第2の記憶手段から第1の記憶手段にコピーされたときは第2の記憶手段にストアされ、実行手段が第2の記憶手段との間でやりとりするときは第1の記憶手段にストアされる。

[0011]

【実施例】以下、図面を参照しながら本発明の実施例を 詳述する。

【0012】図1は本発明の第1実施例によるマイクロコンピュータ100を用いて構成されたマイクロコンピュータシステムを示すプロック図である。本マイクロコンピュータ100はCPU10と周辺ユニットとしてのDMAコントローラ (DMAC) 20, 割込みコントローラ (INTC) 30, シリアルデータ受信ユニット40およびタイマ,カウンタ等の他のユニット50を有する。これらは同一の半導体基板上に構成され内部パス60で相互接続されている。

【0013】CPU10はシステムパス130を介して 接続されたプログラムメモリ110から命令をフェッチ して実行しオペランドデータに対する処理を行う。シス テムパス130にはデータメモリ120も接続されてい る。

【0014】INTC30はDMAC20および周辺ユニット50からの割込み要求信号23、51を含む複数の割込み要求信号を受け、二つ以上の割込み要求が同時に発生した場合は予じめ定められた優先順位に従ってそのうちの一つを選択し、CPU10に対し割込み処理要求信号31を発生するとともに割込みベクタ番号32を供給する。かかる割込み処理要求にもとづきCPU10は実行中のプログラム処理を一時中断し、そのときのプ

ログラムカウンタ, プログラムステータスワード, 汎用 レジスタ (すべて図示せず) をセーブして割込み処理ル ーチンを実行する。

【0015】シリアルデータ受信ユニット40は、外部 からシリアル回線150を介して供給されるシリアルデ ータを受信する。シリアルデータはシフトレジスタ40 5に順に取り込まれる。所定ピット数(例えば、8ピッ ト)のデータを受信すると、同データはパッファレジス タ404に転送され、シフトレジスタ405は次のシリ アルデータの受信に入る。パッファレジスタ404にデ 10 ータが転送されると、受信制御部401はDMA転送要 求信号42をアクティブにしDMA20にデータ転送を 要求する。パッファレジスタ404に転送されたデータ が、シリアルデータ転送の1フレームの終了を示すEO F(End Of Flame) コードのときは、プロ ック切換信号41をアクティブにしてDMAC20にプ ロック切換を要求する。EOFコードを受信したことや、 受信データにエラーが発生したことはステータスレジス タ402に記録される。受信制御部401はDMAC2 0からのデータ出力指示信号25に同期してパッファレ 20 ジスタ404の内容を内部パス60に出力する。また、 DMAC20からのステータスセーブ指示信号24に応 答してステータスレジスタ402内の内容をステータス セーブレジスタ403にセーブする。

【0016】DMAC20は転送制御部201を有し、 同制御部201はカレントレジスタプロック202にス トアされている制御情報にもとづき、ユニット40とメ モリ120間のDMAデータ転送を実行する。レジスタ プロック202にストアされている制御情報は、データ の転送回数を示す転送回数情報、メモリ120のアクセ 30 スアドレスを示すメモリアドレス情報、および制御/状 態情報を有する。制御/状態情報には、DMAデータ転 送の方向(すなわち、メモリから周辺ユニットあるいは 周辺ユニットからメモリ、本実施例ではシリアル受信ユ ニット40からメモリ120への転送)、メモリアドレ スの更新方向、DMA転送要求を受け付けてよいかどう かを示す転送要求受付許可情報を有し、さらに、DMA 転送を次のプロックへ続けて実行してよいかどうかを示 すプロック継続指示情報を含んでいる。DMAC20は さらに本発明に従って、ネクストレジスタブロック20 40 3 およびセープレジスタプロック 2 0 4 を有する。ネク ストレジスタブロック203には現在のDMA転送の終 了後に次に実行すべきDMA転送に必要な情報、すなわ ち、次のDMA転送の転送回数情報、メモリアドレス情 報および制御/状態情報をストアする。セーブレジスタ プロック204はカレントレジスタプロック202の転 送回数情報と制御/状態情報とがセーブされる。転送制 御部201はCPU10に対してホールド要求 (HLD RQ) 信号21を出力しCPU10からホールドアクノ

30の使用権を得、シリアル受信ユニット40からメモ リ120ヘデータ転送を実行する。データ転送を実行す る毎にカレントレジスタプロック202の転送回数は1 **減算されるとともにメモリアドレス202が更新され** る。転送回数が0となる、すなわち転送したデータ数が 現在のDMA転送により指定されたデータ数に達するか 又はユニット40からFOFコード受信にもとづくプロ ックの切換要求信号41がアクティブとなると、カレン トレジスタブロック202の転送回数情報と制御/状態 情報がセーブレジスタブロック204にセーブされる。 そして、セーブした制御/状態情報に含まれるブロック 継続指示情報が「継続」を指示しているときは、ネクス トレジスタブロック203の内容がカレントレジスタブ ロック202にコピーされ、割込み要求信号23が発生 される。プロック継続指示情報が「非継続」を指示して いるときは、ネクストレジスタプロック203からカレ ントレジスタプロック232へのコピーが行われること なく割込み要求信号23が発生される。

【0017】データメモリ120はCPU10によって 処理されるべきおよび処理されたオペランドデータをス トアするが、さらに、シリアルデータ受信ユニット40 によって受信されたデータが転送されるべきN個のプロ ック122, 124, …, 126を有する。これらプロ ックの夫々に対応してプロック制御データエリア12 3, 125, …, 127が設けられている。プロック制 御データエリアの夫々は、対応するプロックのサイズを 示す転送回数データエリアと、対応するプロックの先頭 アドレスを示すメモリアドレスデータエリアと、対応す るプロックと受信ユニット40間のDMA転送における 制御/状態データエリアと、受信ユニット40のステー タスセーブレジスタ403の内容が転送されるべき周辺 状態セープデータエリア、他のプロックのための制御デ ータエリアの先頭アドレスをストアするネクストアドレ スデータエリアとを有する。データメモリ120はさら に制御データエリアアドレスをストア領域121を有す る。

【0018】以下、図2および図3に示した動作フローも参照して本マイクロコンピュータの具体的動作を詳述する。

ータエリアのそれには第3プロック制御データエリアの 先頭番地が、そして第 (N-1) ブロック制御データエ リアのそれには第Nプロック制御データエリアの先頭番 地が設定されるとする。 制御データエリアアドレス12 1は第1プロック制御データエリア123の先頭番地が 設定される。 CPU40はまたシリアルデータ受信ユニ ット40にシリアルデータ受信に必要な情報、例えばシ リアル回線150のスピードを設定しシリアル受信を許 可する。そして、DMAC20のネクストレジスタプロ ック203に第2ブロック制御データエリア125の転 10 送回数データ、メモリアドレスデータ、DMA制御/状 態データを設定し、カレントレジスタブロック202に 第1プロック制御データエリア123の転送回数デー タ、メモリアドレスデータ、DMA制御/状態データを 設定してDMAC20を起動する。CPU10はひき続 きプログラムメモリ10から命令をフェッチし実行す

【0020】一方、起動されたDMAC20は図2に示 した動作フローに従って動作する。すなわち、シリアル データ受信ユニット40からのEOFコード受信にとも なうプロック切換要求信号41がアクティブかどうか調 べ(251)、データ転送要求信号42がアクティブか どうか調べる(252)。

【0021】シリアルデータ受信ユニット40も起動さ れており、シリアル回線150を介して送信されるシリ アルデータを受信している。所定ピット数のデータを受 信すると、そのデータがEOFコードか通常のデータか を調べ、信号41か又は42を発生する。

【0022】シリアルデータ受信ユニット40がデータ 転送要求信号42を発生したとすると、転送制御部20 30 1はHLDRQ信号21をアクティブにしてパス60、 130の使用権をCPU10に要求する(253)。C PU10は実行中のプログラム処理を一時中断し内部を ホールド状態としてHLDACK信号22をDMAC2 0に返す。転送制御部201はアクティブレベルのHL DACK信号22を検出すると(254)、カレントレ ジスタプロック202のメモリアドレスをパス60、1 30を介してデータメモリ120に供給するとともにデ ータ出力指示信号25を発生してシリアルデータ受信ユ ニット40に受信データをパス60に出力せしめる。か 40 くして、受信データはメモリ120内の第1プロック1 22の先頭アドレスに転送される(255)。転送後、 HLDRQ信号21を取下げパス使用権をCPU10に 戻す。転送制御部201はカレントレジスタプロック2 02のメモリアドレスを更新して書き戻し、転送回数デ ータから1つ減算して書き戻す(257)。所留なら更 新したアドレスを第1プロック122のアクセスアドレ スとしてもよい。転送制御部201は減算した転送回数 が零かどうか判定し(258)、零でなければステップ

アクティブになる毎に実行される。

【0023】プロック切換要求信号41が発生されるか 又は転送回数が零なる、すなわち、第1プロック122 が受信データで満たされると、ステップ259に処理が 移る。すなわち、カレントレジスタプロック202の転 送回数情報と制御/状態情報とがセーブレジスタブロッ ク204にセーブされる。転送制御部201はセーブさ れた制御/状態情報の中のブロック継続指示情報を判定 する(260)。本説明では同情報は「継続」を指示し ているので、ステップ261に移り、ネクストレジスタ プロック203の内容がカレントレジスタプロック20 2にコピーされる。かくして、DMAC20は、CPU 10による再設定を待つことなく、シリアルデータ受信 ユニット40とメモリ120の第2プロック124との DMA転送を実行できる状態となる。転送制御部201 はこの後、周辺セーブ信号24と割込み要求信号23を 発生し、ステップ251に移行する。したがって、この 後、シリアルデータ受信ユニット40がデータ転送要求 信号42を発生すると、受信データは第2プロック12 4に転送されることになる。

【0024】一方、周辺セーブ信号24に応答して受信 制御部401はステータスレジスタ402の内容をステ ータスセーブレジスタ403にセーブする。

【0025】INTC30はDMAC20からの割込み 要求信号23に応答してCPU10に割込み処理要求を 発生する。 CPU10は同要求にもとづきプログラム実 行を中断し、中断したプログラム実行の再開に必要な情 報をデータメモリ120のスタック領域(図示せず)に 退避させ、図3の割込み処理ルーチンを実行する。

【0026】この割込み処理ルーチンにおいて、CPU 10はまず受信ユニット40内のステータスセーブレジ スタ132からセープされたステータス情報を読込み (301)、受信データや受信状態にエラーが発生して いるかどうかをチェックする(302)。エラーが発生 しておれば、エラー処理303として、DMAC20お よびデータ受信ユニット40の動作を止め、シリアルデ ータの送信元にデータの再送信を要求するとともにDM AC20, ユニット40の再設定を行なう。エラー発生 がなければ、ステータスセーブレジスタ403の内容を 第1プロック制御データエリア123の周辺状態セーブ データエリアに転送し、DMA20のセーブレジスタブ ロック204の内容を同エリア123の転送回数データ エリアおよびDMA制御/状態データエリアに転送する (304)。この処理のために、制御データエリアアド レス121としてデータエリア123の先頭アドレスが ストアされており、同アドレスと各プロックにおける各 データエリアの予じめ定まったオフセット量とから各デ ータエリアのアドレスが算出される。勿論、DMAC2 0 および受信ユニット4 0 内の各レジスタのアドレスは 251に戻る。かかる処理はデータ転送要求信号42が 50 予じめ定まっている。そして、第1プロック制御データ

エリア123のネクストアドレスデータ、すなわち第2プロック制御データエリアの先頭アドレスが制御データエリアアドレス121として設定される。次に、第1プロック制御データエリア123にセープされたDMA制御/状態データのプロック継続指示情報を判定する(305)。本説明では同情報は「継続」を指示しているので、新たに設定された制御データエリアアドレス121と第2プロック制御データエリア125内のネクストアドレスデータとを利用して、第3プロック制御データエリア(図示せず)内の転送回数データ、メモリアドレス10データおよびDMA制御/状態データをDMAC20のネクストレジスタプロック203に転送する(306)。

【0028】ステップ306又は307の実行後、CPU10は第1プロック122に転送されたデータに対する処理を実行する(308)。実行後、データメモリ120から退避しておいた情報を復帰し、中断されていた 30プログラムを再開する。

【0029】各プロック制御データエリアにはセーブレジスタプロック204の転送回数情報も転送されるので、上述したプロック切換がFOEコードの受信によるプロック切換要求信号41により実行された場合でも、各プロックにいくつのデータが転送されているのか判定できる。

【0030】このように、プロック継続指示情報を「継続」にしておけば、所定数のデータが転送されるか又は FOEコードが受信されても、DMAC20は次のプロ 40 ックへのデータ転送許可状態となるので、受信オーバーランエラーが発生することを防止できる。

【0031】本マイクロコンピュータ100がシリアルデータ送信ユニットも内蔵するときは、同ユニットのためのカレントレジスタブロック、ネクストレジスタブロックおよびセーブレジスタブロックをDMAC20内にさらに用意し、送信ユニットと受信ユニットのためのデータ転送を時分割的に実行することにより受信オーパーランエラーおよび送信アンダーランエラーの両方とも防止できる。

【0032】図4を参照すると、本発明の第2東施例によるマイクロコンピュータ101は、シリアルデータ受信ユニット40とローカルメモリ400との間のDMA転送を実行するDMAC20を有する。なお、図1と同一構成部は同じ番号で示して説明を省略する。DMAC20、受信ユニット40およびローカルメモリ400はローカルパス450で相互接続されている。受信ユニット40がデータ転送要求を発行すると、転送制御部201はHLDRQ信号21およびHLDACK信号22により、ローカルパス450を管理するプロセッサ(図示せず)からローカルバスの使用権を得て、受信ユニット40からローカルメモリ400へデータを転送する。

10

【0033】かかる構成では、図3に示したCPU10の割込み処理ルーチンがDMA転送により一時中断されることがないので、CPUの処理効率をさらに高めることができる。ローカルメモリ400もマイクロコンピュータ101の管理下にあり、ローカルパス450をDMA転送の専用パスとして用いれば、転送制御部201は信号21、22を用いることなくDMA転送を実行できる。

【0034】なお、図3の割込み処理ルーチンはプログラムメモリ110にストアされていてユーザーが比較的自由に変更できる。たとえば、エラーチェック(302)およびデータ処理(308)はすべてのプロック122,124,…,126へのデータ転送終了後に一括して実行してもよい。ただし、ステップ304乃至306はプロック継続を指示する限り実行した方が好ましい。

【0035】ところで、図3の割込み処理ルーチンの実行にあたっては、まずCPU10は中断されたプログラム実行のその時点での状態、すなわちプログラムカウンタ(PC)、プログラムステータスワード(PSW)および汎用レジスタの内容をデータメモリ120にセーブし、割込み処理ルーチンの実行後にセーブした内容を復帰してプログラムを再開させるという所聞オーバーヘッドを伴なう。かかるオーバーヘッドをなくしまたDMAC20からの割込み要求にもとづく処理のうちの定格的なものをマイクロコンピュータ自体があたかもハードウェアの一部として実行すれば、処理効率はさらに高まりまたユーザーのプログラム負担を軽減することができる。

【0036】そのための構成を第3実施例として図5に示す。なお、図5には本実施例では、マイクロコンピュータのCPU15とINTC30のみが示されており、その他の構成は図1と同一であるので省略している。本CPU15はマイクロプログラム制御方法を採用してあり、プログラムメモリ110にストアされた各命令は対応する一連のマイクロ命令(すなわち、マイクロプログラム)を実行することによりこの機能が達成される。マ
70 イクロプログラムはユーザーからは見えないので、ユー

ザーにとっては完全にハードウェアの一部である。

【0037】すなわち、プログラムカウンタ (PC) 1 51の内容はアドレスパスドライバ153を介してパス 60、130に転送され、それによってプログラムメモ リ110から読み出された命令はデータパッファ154 を介して命令レジスタ (IR) 155に一時ストアされ る。 IR155からの命令はデコーダ156で解読され て実行部158に供給される。実行部はマイクロプログ ラムメモリ1585を有し、マイクロプログラムポイン タ1584に解読された命令が有するマイクロアドレス がセットされることにより、一連のマイクロ命令が読み 出され実行される。実行部158はさらに算術論理演算 ユニット(ALU) 1581、その演算状態を一時スト アするプログラムステータスワード (PSW) 158 2、テンポラリレジスタ1583を有し、汎用レジスタ 157とも協働して一連のマイクロ命令が実行されるこ とにより、IR155にストアされた命令の機能が遂行 される。実行部158から出力される制御信号群159 は命令実行のためのシーケンスコントロール信号であ る.

【0038】マイクロプログラムメモリ1585には本 実施例に従ってマクロサービスマイクロプログラム 15 86がストアされている。マクロサービスについては後 で詳述する。このマクロサービスプログラム1586 は、INTC30からの割込み要求がマクロサービス要 求を指定しているときに起動される。

[0039] すなわち、INTC30は、DMAC20 からの割込み要求をマクロサービスとして処理するか通 常のペクタ割込みとして処理するかを指定するフラグ3 3を有している。フラグ33がセットされたときはマク ロサービスが指定され、クリアされたときにはベクタ割 込みが指定される。INTC30は、割込み要求を受け ると、実行部158に割込み処理要求信号31を発生す るとともに割込みモード情報32-1をIR155にス トアする。さらにベクタ番号情報32-2を実行部15 8に供給する。割込みモード情報32-1を解読した結 果、ペクタ割込みが指定されておれば、ペクタ番号情報 32-2から割込み処理ルーチンの先頭番地を得、PC 151, PSW1582, 汎用レジスタ157の内容を データメモリ120にセーブして、PCに上配先頭番地 を設定して割込み処理ルーチンを実行する。一方、割込 みモード情報32-1がマクロサービスを指定している ときは、ベクタ番号32-2からマクロサービスマイク ロプログラム1582の先頭マイクロアドレスを得、こ れをポインタ1584に設定してマイクロプログラムを 実行する。このとき、PC151, PSW1582, 汎 用レジスタ157の内容はセーブされずにそのままの状 態とされ、かつそれらの内容の更新は禁止される。

【0040】次に、動作につき詳述する。CPU15は

れたプログラムを実行することによりデータメモリ12 0, シリアルデータ受信ユニット40およびDMAC2 0に初期設定を実行する。ただし、本実施例では、DM A制御/状態情報としてマクロサービスの後に続けてC PU15をベクタ割込み処理に移行させるベクタ割込み 要求指定情報も含まれている。本説明では、第1乃至第 (N-1) プロックではベクタ割込要求は指定されず、 第Nブロックで指定されている。また、第1乃至第 (N -1) ブロックではプロック継続指定情報は「継続」と 10 なっており、第Nプロックでは「非継続」となってい る。さらに本実施例では上配初期設定時にINTC30 のフラグ33はセットされる。かかる初期設定後、CP U15は引き続きプログラムメモリ110から命令フェ ッチして実行する。

12

【0041】一方、DMAC20は図2で示したフロー に従って動作しており、所定ビット数のデータが受信さ れる毎に同データは受信ユニット40からデータメモリ 120の第1プロック122にDMA転送される。そし て、カレントレジスタブロック202の転送回数データ 20 が零となるか又はFOFコードが受信されると、本説明 では、カレントレジスタ202の転送回数データおよび 制御/状態データがセーブレジスタプロック204にセ ープされ、ネクストレジスタプロック203の内容がカ レントレジスタプロック202にコピーされる(図の2 59乃至261)、その後、周辺セーブ指示信号24が 発生されるとともに割込み要求信号23が発生される。

【0042】 フラグ33がセットされているので、IN TC30は割込み要求信号23に応答してマクロサービ スモード指定情報32-1をIR155に転送する。か くして、マクロサービスマイクロプログラムがPC15 1, PSW1582, 汎用レジスタ157の内容をセー プすることなくそのままにした状態で起動される。この マクロサービスマイクロプログラムのフローチャートが 図6に示されている。すなわち、データメモリ120の **制御データエリアアドレス121の値を使ってステータ** スセーブレジスタ403の内容とDMAC20のセーブ レジスタブロック204の内容が第1プロック制御デー タエリア123の対応する領域にそれぞれ転送される (601)。セープされたDMA制御/状盤データのう ちのプロック継続指示情報がチェックされる(60 2)。本説明では「継統」指示となっているので、第1 プロック制御データエリア123のネクストアドレスデ ータがエリアアドレス121として設定され(60 3)、同アドレスと第2プロック制御データエリア12 5のネクストアドレスデータ2を利用して、第3プロッ ク制御データエリアの転送回数データ、メモリアドレス データおよびDMA制御/状態データがDMAC20の ネクストレジスタプロック203に転送される(60 4)。この後、第1プロック制御データエリア123に 図1で述べたようにプログラムメモリ110にストアさ 50 転送されたDMA制御/状態データのうちのベクタ割込

み要求指示情報がチェックされる(605)。本説明で は、ベクタ割込み要求をしないので、マクロサービスを 終了する。

【0043】マクロサービスが終了すると、PC15 1, PSW1582, 汎用レジスタ157の更新が許可 され、中断されたプログラムの実行が再開される。プロ グラムの中断および再開にともなうオーバーペッドが生 じないので、CPUの処理効率はさらに高まる。

【0044】上記ステップ602で「非継続」が指定さ れておれば、ステップ605に移行する。このステップ 10 でペクタ割込み要求が指定されておれば、フラグ33が クリアされ(606)、マクロサービスを終了する。

【0045】 フラグ33がクリアされることにより、 I NTC30はベクタ割込みモードコード32-1を再度 IR/55に設定し、この結果、ユーザープログラムに よる割込みルーチンが起動される。

【0046】この割込みルーチンによる処理は、各プロ ックに対応するプロック継続指示情報および/又はベク 夕割込み要求指示情報に応じて様々な処理が考えられ る。本説明では、第Nプロック126へのデータ転送後 20 に、ベクタ割込みが起動されるので、その割込み処理ル ーチンで、各プロックでの周辺状態セーブデータにもと づくエラーチェックおよび各データに対する処理が一括 して実行される。

【0047】このように、本実施例によれば、DMAC 20とデータメモリ120間の必要なデータ転送がマイ クロプログラムによるマクロサービスとしてマイクロコ ンピュータのハードウェアの一部として実行されるの で、データ処理の実行効率がさらに高まり、かつユーザ ーに対しプログラム作成の負担を軽減することができ 30 プログラムのフローチャートである。

【0048】本実施例においても、図4に従ってDMA C20が受信ユニット40とローカルメモリ400との 間のDMA転送を実行させることができる。

[0049]

【発明の効果】以上のとおり、本発明によれば、DMA 転送のプロックの切り替えを数クロックという非常に高 速に実行できて転送禁止期間が極めて短縮化でき、DM A転送要求の発行期間が短かい場合にも対処することが できる。

【0050】本発明は上配実施例に限定されず、適宜変 更できることは明らかである。例えば、ネクストレジス タプロック203をカレントレジスタプロック202に コピーする代わりに、転送制御部201が参照すべきレ ジスタをマルチプレクサでネクストレジスタプロック2 03となるように切替てもよい。このとき、次の情報は レジスタプロック202にロードされ、これがネクスト レジスタプロックとなる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例によるマイクロコンピュー 夕を用いたシステムプロック図である。

【図2】図1で示したDMACの動作フローチャートで ある。


【図3】図1で示したマイクロコンピュータの割込み処 理ルーチンの一例を示すフローチャートである。

【図4】本発明の第2実施例によるシステムブロック図


【図5】本発明の第3実施例によるマイクロコンピュー 夕のCPUを示すプロック図である。

【図6】図5で示したCPUのマクロサービスマイクロ


[図1]



[図6]



[図2]



【図4】

